発送番号: 9-5-2005-035002719 受信:ソウル特別市喘草区喘草洞1572-15

発 送 日: 2005、07、25 朝光ビル5F 金永煥特許法律事務所

提出期日: 2 0 0 5. 0 9. 2 5 金永煥 137-874

特許庁

意見提出通知書

出願人 名称 人林精工株式会社(出願人コード:519987008703)

住所 日本国愛知県豊川市諏訪4丁目295

代理人 名称 金永煥

47

住所 人韓民國ソウル特別市瑞草区瑞草洞1572-15朝光ビル 5 F

金永煥特許法律事務所

出願番号 10-2003-0039603

発明の名称 横電界方式液晶表示装置、横電界方式液晶表示装置の製造方法、及 び走査露光装置

この出願に対する審査結果下記のような拒絶理由があり特許法第63条の規定によってこれを通知するから意見があるとか、補正が必要な場合には上記提出期日まで意見書(特許法施行規則。別紙第25号の2書式)または / 及び補正書(特許法施行規則。別紙第5号書式)を提出してください。上記提出期日に対して毎回一ヶ月ずつ延長を申し込むことができるし、この申し込みに対して別途の期間延長承認通知はしません。

【理由】

本出願の特許請求範囲第1項ないし第17項に記載されている発明は、その出願前に本発明に屬する技術分野で通常に知識を持った者が下記に指摘したことによって容易に発明できるもので、特許法第29条第2項の規定により特許を得ることができません。

本出願の特許請求範囲の記載が、下記に指摘したように不備して特許法第42条第4項第2号の規定による要件を満たすことができないので特許を得ることができません。

【下記】

1. 本願発明の特許請求範囲に第1項ないし第17項は半導体層のうち第1厚みのポジレジストとポジレジストのない領域以外の部分には第1厚みより薄い厚みのポジレジストを形成するハーフトーン露光工程を有することを特徴とする横電界方式液晶表示装置の製造方式、横電界方式液晶表示装置、及び走査露光装置について請求していますが、これは日本公開特許公報平12-066240号(2000.03.03、以下引用発明1と称する)のホトマスク工程の工程数を減らすことを目的にするハーフトーン露光法を用いる液晶表示装置製造方法に関する技術的構成と日本公開特許公報特許第03126645号(2000.11.02、以下引用発明2

と称する)円板を移動させて円板の位置を計測する装置を備えていて照明光学係に対して相対的に移動しながら位置の変化によって生ずる整合状態の誤差を補正する走査露光方法に関する技術的構成要素との採択結合によって、この技術分野で通常に知識を持った者が引用発明1、2からあって技術的構成の困難なく容易に発明できるのです。 (特許法第29条第2項)

2. 本願発明の特許請求範囲が不確かに記載されています。

(1)請求項1、11、13項の前半部は液晶表示装置の製造に関する内容で請求項の終りは装置について請求しているなどカテゴリーが不確かで、(2) 'およそ、所定厚み、所定の'など比較の基準や程度の不確かな表現が使われた。

【添 付】

添付1 日本公開特許公報平12-066240号(2000.03.03) 添付2 日本公開特許公報特許第03126645号(2000.11.02)

2005.07.25

特許庁

電気電子審査局

映像器機審查担当官室

審査官 イム ドンゼ

PATENT ABSTRACTS OF JAPAN

(11) Publication number :

2000-066240

(43) Date of publication of application: 03.03.2000

(51) Int. CI.

G02F 1/136 G09F 9/30 H01L 29/786 H01L 21/336

(21) Application number : 10-283194

(71) Applicant: TANAKA SAKAE

(22) Date of filing:

17, 08, 1998


(72) Inventor : TANAKA SAKAE

(54) LIQUID CRYSTAL DISPLAY DEVICE AND ITS PRODUCTION

(57) Abstract:

PROBLEM TO BE SOLVED: To realize high quality and large screen picture with excellent visual angle characteristic, at low production cost and with reduced display irregularity in an active matrix type liq. crystal display device.

SOLUTION: A liq. crystal display device is provided with a pair of at least one transparent substrates, a liq. crystal compsn. held between the above substrates, plural scanning lines and image signal lines 7 arranged in matrix on an opposed surface of either substrate of the above substrates, and an active element connected to a pixel electrode pairing with a common electrode, the above pixel electrode, the above scanning lines and the image signal lines 7. In this case, a connected portion of a protective active element for a electrode 56 and the scanning line, and a connected portion of a protective active element



for a electrostatic countermeasure connecting the common electrode 56 and an image signal wiring are in an outside of the area of the gate insulation film 53 locally deposited and the connected portion is completely covered by a passivation film 54.

LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(19)日本国特許汀(JP)

(12) 公開特許公報(A)

(11)特責出辦公開發导

特第2000-66240 (P2000-66240A)

(43)公開日 平成12年3月3日(2000.3.3)

(51) Int.CL'		识别记号	FI	ナマンート*(参考)
G02F	1/138	6 O Q	G02F 1/188	500 2H092
GOSF	9/30	838	G09F 9/20	338 5C094
H01L	29/786		H01L 29/78	617V 5F110
	21/336			619A

等空間水 未開水 請求項の数41 毎回 (全 20 頁)

(21) 田職番号 特爾內	P10-283194	(71)出順人	598003680
(22)出版日 平成)	0年8月17日(1998.8.17)	(72)発與者	田中 榮 炎城區療施派五國町原宿合1-5-6 田中 榮 支城區撤過春五國町原宿台1丁目5番地5


最終区に続く

(54) 【発明の名称】 被基表示登録とその報道方法

(57)【要約】

【目的】 アクティブマトリックス型液晶表示装置で提野角特性が良好で、製造コストの安い、表示ムラの少ない高品質大画面画像を実現する。

【構成】少なくとも一方が透明な一対の基板と前記基板間にはさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走空線と映像信号配線、および共通電極と対をなす画素電極と、前記画素電極、前記座強線および前記映像信号配線に接続されたアクティブ素子を備えた液晶表示装置において、共通電極と走空線を連結している静電気対策用保護アクティブ素子の接続部分と、共通電極と映像信号配線を連結している静電気対策用保護アクティブ素子の接続部分が、局部的に堆積されたゲート路線関の領域外にあり、その接続部分はパッシペーション膜により完全に被覆されていることを特徴とする。



【特許請求の範囲】

【請求項1】少なくとも一方が透明な一対の基板と、対記基板間に、はさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走査線と映像信号配線、および共通電極と対をなす画素電極と、前記画素電極、前記走査線および対記映像信号配線に接続されたアクティブ素子を備えた液晶表示装置において、前記アクティブ素子の作った発展を基板上に堆積する時、有効画素領域を含む局割のみに部分的に堆積し、アクティブ素子の半路体層とバッシペーション保護限層は、基板全面に堆積することを特徴とする製造方法。

【翻求項2】少なくとも一方が透明な一対の基板と、付記基板間に、はさまれた液晶組成物層と、耐記基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走査機と映像信号配線、および共通电径と対をなす画素電極と、耐記画素電極、耐記走査線および前記映像信号配線に接続されたアクティブ衆子を備えた液晶表示装置において、耐記アクティブ衆子のゲート発録限と半導体層を基板上に推接する時、有効画素積著を含む局部のみに部分的に推接し、バッシベーション保護膜層は、基板全面に地接することを特徴とする製造方法。

【請求項4】請求項3に記載のアクティブ素子を婚えた 液晶表示装置の製造方法において、有効画素領域を含む 局部のみに部分的に堆積されたゲート絶縁联よりもパッ シベーション供領域の方を広く堆積することを特徴とす る製造方法。

【諸求項5】少なくとも一方が透明な一対の基板と、前記至板間に、はさまれた液晶組成物層と、前記至板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走査線と映像信号配線、および共通電産と対をなす画素電優と、前記画素電優、前記走査線および前記映像信号配線に接続されたアクティブ衆子を備えた液晶表示装置において、前記アクティブ衆子のゲート追録既と半導体層とバッシベーション保護联層を基板上に堆接する時、有効画素領域を含む局部のみに部分的に堆接することを特徴とする製造方法。

【詩求項 5】詩求項 5に記載のアクティブ素子を備えた

液晶表示装置の製造方法において、有効画素領域を含む 局部のみに部分的に堆積されたゲート結構联よりも、バッシベーション関領域の方を広く堆積することを持数と する製造方法。

【請求項7】請求項1から5に記載の製造方法により作られた液晶表示装置において、前記共通電極と前記走登録を連結している静電気対策用保護アクティブ素子と、前記共通電極と前記映像信号配換を連結している静電気対策用保護アクティブ素子がバッシベーション際層によって完全に披覆されていることを特徴とする液晶表示装置。

【請求項8】請求項1から5に記載の製造方法により作られた液晶表示装置において、対記共通電極と前記走登線を連結している静電気対策用保護アクティブ素子と、前記共通電極と前記映像信号配線を連結している静電気対策用保護アクティブ素子が局部的に堆積されたゲート・絶線膜の境界周辺の2辺以上に配置されていることを特徴とする液晶表示装置。

【諸求項9】請求項1から6に記載の製造方法により作られた液晶表示装置において、前記共通電極と前記走登録を連結している静電気対策用保護アクティブ素子の接続部分と、前記共通電極と前記映像信号配線を連結している静電気対策用保護アクティブ素子の接続部分が、局部的に準低されたゲート発輝限の領地外にあることを持数とする液晶表示装置。

【諸求項10】諸求項1から9に記載の製造方法により作られた液晶表示装置において、2枚の基板をはりあわせて液晶セルを形成するシール領域が、局部的に堆積されたゲート絶縁限の周辺境界上が、または、ゲート絶縁限の領域外でなおかつバッシベーション限堆積領域内に存在することを特徴とする液晶表示装置。

【請求項11】ホトマスクの通過光量を3段階以上に変化させ、ポジ型ホトレジスト規度後にホトレジスト規度を3段階以上に変化させることを特敵とする液晶表示装置の製造方法。

(請求項12)請求項11に関して、走査額やアクティブ素子の半端体領域や、映像信号配線、画素電優などの液晶表示素子を構成する各電極が、交差し、互いにかさなりあう部分の段差部分のホトマスクの透過光量を3段階以上に変化させ、ホトレジスト現像後にホトレジスト 映序を3段階以上に変化させることを特敵とする液晶表示結構の報告方法。

【請求項13】請求項11において、映像信号配線と画素電極を連結する意味トランジスタ素子のチャネル部分のホトマスク透過光量を増加させ、ホトレジスト現像後に速跌トランジスタ素子のチャネル部分のホトレジスト限厚を寒くすることを特徴とする液晶表示装置の製造方法

【請求項14】請求項3,4,5,6に関して請求項1 3に記載した映像信号配線と画素電極を連結する薄膜ト ランジスタ素子のチャネル部分のホトマスク透過光堂を 増加させ、ホトレジスト規像後に薄膜トランジスタ素子 のチャネル部分のホトレジスト膜厚を薄くする製造方法 を用いることで、映像信号配築と画素電極を同時分離形成し、チャネル部のn+層を除去する。この工程と走査 銭を形成するホトマスク工程をふくめ、全工程を2回の ホトマスク工程で完了する横電界方式液晶表示装置の製造方法。

【諸求項15】諸求項1または2に関して、諸求項13 に記載した映像信号配線と画素電極を連結する強裝トランジスタ素子のチャネル部分のホトマスク遠過光型を増加させ、ホトレジスト現像後に連接トランジスタ素子のチャネル部分のホトレジスト限度を達くする製造方法を用いて、映像信号配線と画素電極を同時に形成する。その後パッシペーションを基板全面に推検してから駆動Ⅰ の個額と接続するための端子部のコンタクトホールをあけることを特徴とする強品表示時間の製造方法。

【詩求項16】 詩求項15に関して、映像信号配線とドレイン電極を同時に形成し、その後パッシペーションを

芸坂全面に形成してから、透明画素電極とドレイン電極
とを連結するためのコンタクトホールと駆動1 C回路と

接枝するための場子部のコンタクトホールを形成し、その径透明準電限をたいせきし画素電極と端子部電極を形成することを特徴とする液晶表示速度の製造方法。

【諸求項17】請求項3,4,5,6に関して、映像信号配線と画素電極を形成するための金属膜を堆積した後 映像信号配線と画素電極を同時に形成する。その後、淳 関トランジスタのチャネル部分の金属膜とn+層を除去 してから有効画素領域を含む局部のみに部分的にバッシ ベーション膜を堆積することを特徴とする液晶表示装置 の製造方法。

【訪求項18】 訪求項3,4,5,61期して、映像信号配鉄とドレイン電極を同時に形成した後、透明画素電極を推続し映像信号配鉄と画素電極をパターンニングする時に、速映トランジスタ部のチャネル部分の金属映とn・層をとりのぞく。その後パッシベーション映を有効画素領域を含む局部のみに部分的に堆積する製造方法。

【請求項2.0】請求項1,3,4に関して、ゲート絶縁 既を有効画素領域を含む、局部のみに部分的に堆緩した 後、半導体層を整板全面に堆積する。その後映像信号配 禁と画素電極を同時に形成した後、表面に露出したn+ 層を除去する。次にパッシベーション既を基板全面または有効画素領域を含む局部のみに部分的に堆積する。その後速期トランジスタのチャネル部と映像信号配線ならびに画素電極を形成するために余分なパッシベーション既と半導体層を除去することを特徴とする液晶表示装置の報告方法。

【請求項21】請求項19,20に関して、映像信号配 線とドレイン電極を同時に形成した後、表面に露出した n+層を除去する。次にパッシベーション膜を基板全面 または有効画素領域を含む局部のみに部分的に堆積す る。その後漢牒トランジスタのチャネル部と映像信号配 **森ならびにドレイン電極を形成するために余分なパッシ** ベーション膜と半導体層を除去してから、透明画素電極 を形成することを特徴とする液晶表示装置の製造方法。 【請求項22】請求項5,6に関して、ゲート絶解膜と 半導体層を有効画素領域を含む局部のみに堆積した後、 **薄膜トランジスタのチャネル部分をパターンニングす** る。その後映像信号配線と画素電板を同時に形成してか ら薄膜トランジスタのチャネル部分のn+層を除去す る。それからパッシベーション膜を有効画素領域を含む 局部のみに堆積することを特徴とする液晶表示装置の製 造方法。

【請求項23】請求項3。4に関して、ゲート絶縁限を 有効画素領域を含む局部のみに、部分的に堆積した後、 半極体層を基板全面に堆積する。その後薄膜トランジス タのチャネル部分をパターンニングしてから映像信号配 線と画素電極を同時に形成する。それから薄膜トランジスタのチャネル部分のn+層を除去してからパッシペーション联を有効画素領域を含む局部のみに堆積することを特徴とする液晶表示装置の製造方法。

【請求項24】請求項1,2に関してゲート絶縁膜を有効画素領域を含む局部のみに部分的に堆積した後、半導体層を基板全面または、有効画素領域を含む局部のみに部分的に堆積する。それから薄膜トランジスタのチャネル部分をパターンニングしてから映像信号配線と画素で極を同時に形成する。次に強限トランジスタのチャネル部分のn+層を除去した後、パッシベーション膜を基板全面に堆積する。その後駆動用ICと接続するために端子部にコンタクトホールをあけることを特徴とする液晶表示装置の製造方法。

【請求項25】請求項5,5に関して、ゲート絶縁膜と 半導体層を有効画素領域を含む局部のみに部分的に堆核 してから 淳謀トランジスタのチャネル部分をパターンニ ングする。次に映像信号配線と画素電極を同時に形成した後、漢棋トランジスタのチャネル部分のn+層を除去 してから パッシベーション既を有効画素領域を含む局部 のみに部分的に堆検する。その後共通電極をパッシベー ション既の上に形成したことを特徴とする液晶表示装置 の動造方法。

【請求項26】少なくとも一方が透明な一対の基板と、

対記
並板間にはさまれた液晶組成物層と、対記
並板のいすれか一方の基板の向き合った表面に、マトリックス状に配置された複数の走
登録と映像信号配線、および共通
電優と対をなす
画素電優と、対記
画素電優、対記
定登線
および映像信号配線に接続されたアクティブ素子の
が一大
発験を有効
画素領域を含む局部のみに部分的に
準様した
後半
姿体層とエッチングストッパー層は、
基板全面
か、または有効
画素領域を含む局部のみに部分的に
準様し、オーミックコンタクトをとるためのn+層は、イオン注入する場合、有効
画素領域を含む局部のみに部分的
に注入する。n+層をブラズマCVD法で
権様する場合
には、
基板全面または
有効
画素領域を含む局部のみに部分的
に注入する。n+層をブラズマCVD法で
権様する場合
には、
基板全面または
有効
画素領域を含む局部のみに部分的
に
は、
基板全面または
有効
の表に
おののよこさを
対象される
には、
を板全面または
ののよこさを
対象される
には、
を板全面または
ののよこさを
対象される
ののよこさを
対象される
ののは
に対象される
には、
を板全面または
ののよこさを
対象される
に対象される
に対象される
に対象される
には、
を板全面または
ののよこさを
に対象される
に対象を
に対象される
に対象を
に対象される
に対象を
に

【翻求項27】翻求項26において、映像信号配線と画 表電極を同時にパターンニングした後、表面に露出して いるn+層と、n+層の下にある半導体層の両方を除去 することで薄限トランジスタ素子のチャネル部分と、映像信号配線と画素電極を独立同時分離形成することを特徴とする液晶表示装置の製造方法。

【請求項28】請求項26,27において、映像信号配 森と画素電極を同時に形成した後パッシベーションを基 板全面または、有効画素領域を含む局部のみに部分的に 権候する。次に駆動回路 | Cと接続するために、接続婚 子部上の余分なパッシベーション際とn + 層と半等体層 を除去することを特徴とする液晶表示装置の製造方法。

【請求項29】少なくとも一方が透明な一対の基板と、 村記基板間に、はさまれた液晶組成物層と、前記基板の いずわか一方の基板の向き合った表面にマトリックス状 に配置された複数の走登線と映像信号配線、および共通 電極と対をなす画素電極と前記画素電極、 村記走登線および前記映像信号配線に接続されたアクティブ素子を増 えた液晶表示装置において、表示1画素につき、 淳昳トランジスタのゲート電極が逆列に2本以上配置されており、 淳昳トランジスタのチャネル領域が2個以上並列に 形成され2個以上のそれぞれのドレイン電極はひとつの 画素電極と連結されていることを特徴とする液晶表示装置

- 【請求項30】請求項1から6,11から28の製造方法によって作られる機電界方式液晶表示装置。

【請求項31】請求項16と21の報道方法によって作られるツイストネマティック液晶表示装置または、強誘電液晶表示装置または、重直配向の液晶表示装置。

【請求項32】請求項1から6,11から28において 主弦線をアルミニウム(またはアルミニウムの合金)と チタン(またはチタン合金)との2層構造、または、ア ルミニウム(またはアルミニウムの合金)とチタン(またはチタン合金)とモリブデン(またはモリブデン合金)の3層構造、または、アルミニウム(またはアルミニウム合金)とクロム(またはクロム合金)とモリブデ ン (またはモリブチン合金) の3層構造で作り、画素電 怪と対向する共通電優はチタン(またはチタン合金) の 単層構造。またはチタン(またはチタン合金) とモリブ デン(またはモリブデン合金) の2層構造。または、ク ロム(またはクロム合金) とモリブデン(またはモリブ デン合金) の2層構造が用いられていることを特徴とす る液晶素示義質。

【請求項33】請求項1から6、11から28において、走登線をチタン(またはチタン合金)と銅(または 銅合金)とチタン(またはチタン合金)の3層構造、またはクロム(またはクロム合金)と銅(または銅合金)とモリブデン(またはチタン合金)を明(または銅合金)とモリブデン(またはチタン合金)の3層構造で作り、画素電極と対向する共通電優は、チタン(またはチタン合金)の単層構造、または、チタン(またはチタン合金)をモリブデン(またはチタン合金)をモリブデン(またはチタン合金)をモリブデン(またはチタン合金)をモリブデン(またはモリブデン合金)の2層構造が用いられていることを持数とする液晶表示装置。

【請求項34】請求項1から28において、映像信号配 線にチタン(またはチタン合金)とアルミニウム(また はアルミニウム合金)の2層構造、またはチタン(また はチタン合金)とモリブデン(またはモリブデン合金) の2層構造、またはクロム(またはクロム合金)とモリ ブデン(またはモリブデン合金)の2層構造が用いられ ていることを特徴とする液晶表示装置。

【請求項35】請求項1から28において、映像信号配額に、チタン(またはチタン合金)とアルミニウム(またはアルミニウム合金)とチタン(またはチタン合金)とアルミニウム(またはアルミニウム合金)とモリブデン(またはモリブデン合金)の3層構造、または、チタン(またはチタン合金)とアルミニウム(またはアルミニウム合金)とクロム(またはクロム合金)とモリブデン(またはモリブデン合金)とチタン(またはチタン合金)とチタン(またはチタン合金)とクロム(またはクロム合金)とクロム(またはクロム合金)とモリブデン(またはナタン合金)とクロム(またはクロム合金)とモリブデン(またはカタン合金)とクロム(またはクロム合金)とモリブデン(またはモリブデン

【請求項36】請求項1から9に記載の製造方法により 作られる液晶表示装置においてゲート経解膜を推検する 領域が、有効画素領域と映像信号配線の端子部領域と静 電気対策用保護アクティブ素子領域に局部的に限定され ていることを特徴とする液晶表示装置。

【請求項37】請求項1から9に記載の製造方法により 作られる液晶表示装置においてゲート絶縁膜の堆積境界 から走査機端子都末端までの距離と、ゲート絶縁膜の堆 積塊界から静電気対策用保護アクティブ素子の接合端子 部末端までの距離がそれぞれ2mm以上存在することを 特徴とする液晶表示装置。

【請求項38】請求項1から6に記載の製造方法により 作られる液晶表示装置において、走査線と交差している 共通電極と、映像信号配類と交差している共通電極とを 接接する部分が局部的に地核されたゲート絶縁期の領域 外にあることを特数とする液晶表示接触。

【請求項39】 請求項1から28において、映像信号配 頃にチタンシリサイドとアルミニウム (またはアルミニウム合金) の2層構造、またはモリブデンシリサイドとアルミニウム合金) の2層構造、またはクロムシリサイドとアルミニウム (またはアルミニウム合金) の2層構造、または、チタンシリサイドとモリブデン(またはモリブデン合金) の2層構造、または、モリブデンシリサイドとモリブデン(またはモリブデン合金) の2層構造、またはクロムシリサイドとモリブデン(またはモリブデン合金) の2層構造が用いられていることを特徴とする液晶表示装置。

【詰求項40】少なくとも一方が透明な一対の基板と、 前記基板間に、はさまれた液晶組成物層と、前記基板の いずれか一方の基板の向き合った表面にマトリックス状 に配置された複数の走査線と映像信号配線、および共通 電極と対をなす画素電極と、前記画素電極、前記走査線 および前記映像信号配線に接続されたアクティブ素子を 備えた液晶表示装置において前記走査線の秩厚よりも、 液晶報動電極と対をなす画素共通電極の秩厚が深いこと を特徴とする液晶表示装置。

【諸求項41】 摘電界方式アクティブマトリックス液晶 表示装置において、映像信号配線の膜厚よりも、液晶軽 動電極と対をなす画素共通電極の膜厚が違いことを持数 とする液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、修コストで広視野角・ 高画質の大画面アクティブマトリックス型液晶表示装置 に関する。

[0002]

【従来の技術】従来のアクティブマトリックス型液晶表示装置では、アクティブ素子を形成する一方の基板の周辺をのぞく基板全面にゲート路縁跛や半端体腱ならびにパッシベーション膜を推積していた。走査線を一番はじめに形成するブロセスでは、駆動! C回路と接続するために走査線端子部の上に堆積されたゲート路縁腱を除去する工程が必要であった。(図 1 と図2が従来の液晶表示装置のアクティブ素子基板の断面である。)静電気対策用保護トランジスタの配線間の接合にもゲート路縁数の除去が必要であった。

[00003]

【発明が解決しようとする課題】図1,図2にあるように従来のTNモードのアクティブ素子基板では全工程で

ホトマスク工程が5回必要である。機電界液晶モードのアクティブ未子基板では全工程でホトマスク工程が4回以上必要であった。液晶表示画面が大型化するにつれ、ガラス基板1枚から取れる液晶表示素子の数も少なくなってくるので大型液晶表示素子の価格は非常に高いものになっていた。さらにガラス基板が大型になると発生する静電気の量も非常に大容量となりゴミの付着や静電気破壊が多発し大型液晶表示素子の歩管りを低いものにしていた。

【0004】 ホトマスク工程が多い場合高価な露光装置の台数も多く必要となり切期投资の金額も大きくなる。 製造工場のクリーンルームの面積も大きくなるので、ランニングコストも高くなる。 ガラス荃板を投入してからアクティブ素子荃板が完成するまでの時間を可能なかぎり短確しないと、保管のためのストッカーが大堂に必要となる。

【0005】 ガラス萎板が大型になってくると、ブラズマCVDでシリコン塞化機、アモルファスシリコン等 導体機を堆積した場合、膨張係数がガラス萎板と異なる ために堆積後、応力が発生し、萎板全体が歪曲する問題が生じる。ガラス萎板の中央部分とガラス萎板の周辺部での応力発生率が異なるために寸法変化が有効画素領域 全域に均一に生じない。そのためにホトマスク間のミス アライメントが生じるという問題があった

【0006】 本発明は、これらの課題を解決する手段を提供するもので、その目的とするところは、大型液晶表示装置の製造工場の投資効率を高め、超大型・超広視野角液晶表示装置を安価に、歩替り良く製造できる方法を提供することにある。

[0007]

【課題を解決するための手段】 付記課題を解決し、上記目的を達成するために本発明では以下の手段を用いる。

【0008】 基板上に走密線と映像信号配線と、前記 走窓線と前記映像信号配線との各交差部に形成された章 映トランジスタと、前記強映トランジスタに接続された 画乗電極と、少なくとも一部が前記画乗電極と対向して 形成された共通電極とを有するアクティブマトリックス 基板と、前記アクティブマトリックス基板に対向する対 向基板と、前記アクティブマトリックス基板に対向する対 向基板と、前記アクティブマトリックス基板に対向する対 を板に挟持された液晶屑とからなる液晶表示硬質の製造 方法において。

(手段1) 前記薄膜トランジスタ素子のゲート絶縁膜を 華板上に堆検する時、有効画素領域を含む局部のみに部 分的に堆検し、薄膜トランジスタ素子の半導体層とパッ シベーション保護膜は華板全面に堆検する。

【0009】(手段 2) 対記簿楔トランジスタ未子のゲート語解膜と半導体層を萎頓上に堆積する時、有効画券 領域を含む局部のみに部分的に堆積し、パッシベーション保護映層は、萎板全面に堆積する。 【0010】(手段3)前記薄限トランジスタ素子のゲート語録既とバッシベーション保護既層を基板上に準接する時、有効画素領域を含む局部のみに部分的に堆積し半導体層は基板全面に堆積する。

【0011】(手段4)手段3に記載した総合方法において、有効画素領域を含む局部のみに部分的に準続されたゲート絶録限よりもパッシベーション既領域の方を広く堆積した。

【0012】(手段5)前記達與トランジスタ素子のゲート語録與と半導体層とパッシベーション保護既層を整板上に堆積する時、有効画素領域を含む局部のみに部分的に堆積する。

【0013】(手段5)手段5に記載した報告方法において、有效画素領域を含む局部の外に部分的に堆積されたゲート絶縁限よりもバッシベーション保領域の方を広く準緒した。

【0014】(手段7)手段1から6に記載した製造方法により作られた液晶表示装置において、前記共通電優と新記走登線を連結している静電気対策用保護トランジスタ素子と、前記共通電優と前記映像信号配線を連結している静電気対策用保護トランジスタ素子とを、バッシベーション限層によって完全に浪積した。

【0015】(手段8)手段1から6に記載した製造方法により作られた液晶表示装置において、前記共通電極と新記走登線を連結している線電気対策用保護トランジスタ素子と、前記共通電極と前記映像信号配線を連結している線電気対策用保護トランジスタ素子とを、局部的に強扶されたゲート絶縁限の境界周辺の2辺以上に配置しま

【0016】(手段9)手段1から6に記載した製造方法により作られた液晶表示装置において、耐記共通電極と前記走登線を連結している静電気対策用保護トランジスタ素子の接抗部分と、耐記共通電極と前記映像信号配線を連結している静電気対策用保護トランジスタ素子の接接部分とを、局部的に準接されたゲート経縁瞬の領域外に配置した。

【0017】(手段10)手段1から9に記載した製造 方法により作られた液晶表示装置において、2枚の萎板 をはり合わせて液晶セルを形成するシール傾域を、局部 的に堆積されたゲート語縁隊の周辺境界上か、または、 ゲート語縁隊の堆積積域外でなおかつバッシベーション の堆積積域内に配置した。

【0018】(手段11) ホトマスクの透過光量を完全 透過、半透過、完全連断の3歳階以上に変化させること で、ボジ型ホトレジストの限厚を3歳階以上に変化させる。

【0019】(手段12)手段11に記載した製造方法により、走査線や、アクティブ素子の半導体領域や、映像信号配鉄、画素電極などの液晶表示素子を構成する各電極が交差し、互いにかさなりあう部分の段差部分のホ

トマスクの透過光量を3段階以上に変化させ、ボジ型ホ トレジストの現像後ホトレジストの秩序を3段階以上に 変化させる

【0020】(手段13)手段11に記載した方法により、映像信号配線と画素電極を連結する薄膜トランジスタ素子のチャネル部分のホトマスク速過光量を増加させ、ボジ型ホトレジスト現像後に、薄膜トランジスタ素子のチャネル部分のボジ型ホトレジスト関厚を薄くした。

【0021】(手段14)手段3,4,5,6,13に記載した方法を用いて映像信号配築と画素電極を同時分離形成し、チャネル部のn+層を除去する。この工程と走登線を形成するホトマスク工程をふくめ、全工程を2回のホトマスク工程で完了させる。

【0022】(手段15)手段1,2,13に記載した方法を用いて、映像信号配線と画素電極を同時分離形成し、チャネル部のn+層を除去してから、バッシベーション保護膜を基板全面に堆積する。その後に、駆動10回路と接続するための端子部のコンタクトホールをあける。

【0023】(手段16】手段15に記載した方法を用いて、映像信号配線とドレイン電極を同時分離形成し、チャネル部分のn+層を除去してから、パッシベーション保護楔を基板全面に堆積する。その後に、駆動1 C回路と接続するための場子部のコンタクトホールと、透明画素電極とドレイン電極とを接続するためのコンタクトホールを同時に形成する。それから透明導電膜を堆積し透明画素電極と端子部電極を形成する。

【0024】(手段17)手段3,4,5,5に記載した方法を用いて、映像信号配線と画素電極を同時に形成した後、薄期トランジスタ素子のチャネル部分の金属限とn+程を除去する。それから有効画素領域を含む局部のみに部分的にパッシベーション保護期を堆積する。

【0025】(手段18)手段3,4,5,6に記載した方法を用いて、映像信号配換とドレイン電極を同時に形成した後、透明塔電膜を堆接し、映像信号配換と画素電極をパターンニングする時に薄膜トランジスタ部のチャネル部分の金属膜とn+層をとりのぞく。その後、パッシベーション保護膜を有効画素領域を含む局部のみに部分的に堆積する。

【0026】 (手段19) 手段2,5,6に記載した方法を用いて、ゲート語解膜と半導体層を有効画素領域を含む局部のみに部分的に推接した後、映像信号配線と画素電極を同時に形成する。その後、表面に露出したn+層を除去した後、パッシベーション膜を基板全面または有効画素領域を含む局部のみに部分的に推接する。それから薄膜トランジスタ素子のチャネル部と映像信号配線ならびに画素電極を形成するために余分なパッシベーション傑と半導体層を除去する。

【0027】 (手段20) 手段1,3,4に記載した方

法を用いて、ゲート絶縁隊を有効画素領域を含む局部の みに部分的に堆積した後、半導体層を基板全面に堆積す る。その後映像信号配線と画素電極を同時に形成してか ら表面に露出したn + 層を除去する。次にパッシベーシ ョン膜を基板全面または有効画素領域を含む局部のみに 部分的に堆積する。それから深膜トランジスタ素子のチ ヤネル部と映像信号配線ならびに画素電極を形成するた のに余分なパッシベーション既と半導体層を除去する。 【0028】(手段21)手段19,20に記載した方 法を用いて、映像信号配線とドレイン電極を同時に形成 した後、表面に露出したn+層を除去する。次にパッシ ペーション膜を基板全面または有効画素領域を含む局部 のみに部分的に堆積する。 その後薄膜トランジスタ素子 のチャネル部と映像信号配線ならびにドレイン電極を形 減するために余分なパッシペーション膜と半導体層を除 去してから透明画素電極を形成する。

【0029】(手段22)手段5,6に記載した方法を用いて、ゲート絶縁限と半導体層を有効画素領域を含む局部のみに部分的に堆積した後瓊隊トランジスタ素子のチャネル部分をパターンニングする。その後映像信号配数と画素電極を同時に形成してから、瓊្ トランジスタ素子のチャネル部分のn+層を除去する。それからパッシャンション限を有効画素領域を含む局部のみに部分的に維持する。

【0030】(手段23)手段3,4に記載した方法を用いて、ゲート発録限を有効画乗領域を含む局部のみに部分的に堆積した後、半導体層を基板全面に堆積する。その後速限トランジスタ素子のチャネル部分をパターンニングしてから映像信号配線と画乗電優を同時に形成する。それから連取トランジスタのチャネル部分のn+層を除去してからパッシベーション(限を有効画素領域を含む局部のみに堆積する。

【〇〇31】(手段24)手段1,2に記載した方法を用いて、ゲード絶縁膜を有効画素領域を含む局部のみに部分的に推議した後半導体層を基板全面または有効画素領域を含む局部のみに部分的に堆積する。それから薄膜トランジスタのチャネル部分をパターンニングしてから映像信号配塊と画素電極を同時に形成した後薄膜トランジスタのチャネル部分のn+層を貯去する。次にパッシベーション限を基板全面に堆積してから駆動用 I Cと接続するために場子部にコンタクトホールをあける。

【0032】(手段25)手段5,6に記載した方法を用いて、ゲート絶縁隊と半導体層を有効画素領域を含む島部のみに部分的に堆積してから薄膜トランジスタのチャネル部分をパターンニングする。次に映像信号配線と画素電極を同時に形成した後、薄膜トランジスタのチャネル部分のn+層を除去してからパッシベーション膜を有効画素領域を含む局部のみに部分的に堆積する。その後共通電極をパッシベーション際の上に形成する。

【0033】(手段26)ゲート絶縁膜を有効画素領域

を含む局部のみに部分的に堆積した後半築体層とエッチングストッパー層は萎板全面が、または有効画素領域を含む局部のみに部分的に堆積し、オーミックコンタクトをとるためのn+層は、イオン注入する場合、有効画素領域を含む局部のみに部分的に注入する。n+層をブラズマCVD法で堆積する場合には、萎板全面または、有効画素領域を含む局部のみに部分的に堆積する。

【0034】(手段27)手段25に記載した方法を用いて、映像信号配線と画素電極を同時にパターンニングした後、表面に露出しているn+層と、n+層の下にある半達体層の両方を除去することで理解トランジスタ素子のチャネル部分と映像信号配線と画素電極を独立同時分離形成する。

【0035】(手段28)手段26,27に記載した方法を用いて、映像信号配線と画素電極を同時に形成した後、パッシベーションを基板全面または有効画素領域を含む局部のみに部分的に堆積する。次に、駆動回路10と接続するために、接続端子部上の余分なパッシベーション供とn+層と半導体層を除去する。

【0036】(手段29)表示1画表につき、薄膜トランジスタのゲート電優を平列に2本以上配置し、薄膜トランジスタのチャネル領域が2個以上平列に形成され、2個以上のそれぞれのチャネルに付属しているドレイン電極はそれぞれ連結され画素電極に接合させた。

【0037】 (手段30) 手段1から6, 手段11から28の方法によって作られる液晶表示パネルの方式に構 電界方式を用いる。

【0038】(手段31)手段15と21の方法によって作られる液晶表示パネルの方式にツイストネマティック液晶方式または、強誘電液晶方式または反強誘電液晶方式または重直配向液晶方式を用いる。

【0039】(手段32) 手段1から5, 手段11から28の方法によって作られる液晶表示素子の走空線をアルミニウム(またはアルミニウムの合金)とチタン(またはチタン合金)との2層構造、または、アルミニウム(またはアルミニウムの合金)とチタン(またはチタン合金)とモリブデン(またはモリブデン合金)の3層構造、または、アルミニウム(またはアルミニウム合金)とモリブデン合金)の3層構造で作り、画素電優と対向する共通電極は、チタン(またはチタン合金)とモリブデン合金)の2層構造、またはクロム(またはクロム合金)とモリブデン合金)の2層構造、またはクロム(またはクロム合金)とモリブデン(またはモリブデン合金)の2層構造、またはクロム合金)とモリブデン(またはモリブデン合金)の2層構造とした。

【0040】(手段33)手段1からち、手段11から28の方法によって作られる液晶表示素子の定査線をチタン(またはチタン合金)と銅(または卵合金)とチタン(またはチタン合金)の3層構造、またはクロム(またはクロム合金)と銅(または、銅合金)とモリブデン

(またはモリブデン合金)の3層構造で作り、画素電極と対向する共通電極はチタン(またはチタン合金)の単層構造、またはチタン(または、チタン合金)とモリブデン(またはモリブデン合金)の2層構造、またはクロム(またはクロム合金)とモリブデン(またはモリブデン合金)の2層構造とした。

【0041】(手段34)手段1から28の方法によって作られる液晶表示装置の映像信号配謀にチタン(またはチタン合金)とアルミニウム(またはアルミニウム合金)の2層構造、またはチタン合金)の2層構造、またはチリブデン(またはモリブデン合金)の2層構造、またはクロム(またはクロム合金)とモリブデン(またはモリブデン合金)の2層構造を用いた。

【0042】(手段35)手段1から28の方法によって作られる液晶表示装置の映像信号配線にチタン(またはチタン合金)とアルミニウム(またはアルミニウム合金)とチタン(またはチタン合金)とアルミニウム合金)とモリブデン(またはモリブデン合金)の3層構造、またはチタン合金)とアルミニウム(またはアルミニウム合金)とモリブデン(またはチタン合金)とアルミニウム(またはアルミニウム合金)の3層構造、または、チタン(またはチタン合金)とチタン(またはチタン合金)とモリブデン(またはモリブデン合金)とチタン(またはチタン合金)とクロム(またはクロム合金)とモリブデン(またはチタン合金)とカロム(またはカロム合金)とモリブデン(またはチタン合金)とカロム(またはカロム合金)とモリブデン(またはモリブデン合金)の3層構造を開いた。

【0043】(手段36)手段1から9に記載の方法によって作られる液晶表示装置においてゲート館縁限を推 減する領域を、有効画素領域と映像信号配線の場子部領域と、静電気対策用保護アクティブ素子領域に局部的に 限定した。

【0044】(手段37)手段1から9に記載の方法によって作られる液晶表示装置においてゲート絶縁膜の堆 は境界から走査勘端子部末端までの距離と、ゲート絶縁 膜の堆積境界から静電気対策用保護アクティブ素子の接 含場子部末端までの距離がそれぞれ2mm以上存在する ようにした。

【0045】(手段38)手段1から6に記載の方法によって作られる液晶表示装置において走査線と交差している共通電極と、映像信号配線と交差している共通電極とを接続する部分を、局部的に堆積されたゲート絶縁期の積極外に設置した。

【0045】(手段39)手段1から28に記載の方法によって作られる液晶表示パネルの映像信号配線にチタンシリサイドとアルミニウム(またはアルミニウム合金)の2層構造、またはモリブデンシリサイドとアルミニウム(またはアルミニウム合金)の2層構造、またはクロムシリサイドとアルミニウム(またはアルミニウム合金)の2層構造、または、チタンシリサイドとモリブ

デン (またはモリブデン合金) の2層構造、またはクロムシリサイドとモリブデン (またはモリブデン合金) の2層構造を用いる。

[0047]

【作用】従来のサイストネマティック液晶モード用の漆 限トランジスタ素子萎板の断面図は図 1 のとうりであ る。ゲート発禄既と半導休既とパッシベーション既の三 層をガラス基板全面に堆積する製造方法でプロセスに無 理がなく最少のホトマスク工程数を実現している。 しか しホトマスク工程は全工程で5回必要となりこれ以上の コストダウンは不可能の状態である。機電界方式液晶モ - 下用の浮膜トランジスタ素子基板の断面図は図2のと うりである。この場合も図1と同様にゲート発録期と半 **算体膜とパッシベーション膜の三層は、ガラス基板全面** に堆積する製造方法を用いている。 横電界方式では図1 で用いていた▲14▼画素电極(透明電極)は必要ない のでホトマスク工程を1回へらして全工程で4回のホト マスク工程で完成する。しかしこの場合走査線と共通電 極を連結することが不可能となる。同様に映像信号配線 と共通電極の連結も不可能となる。そのために走査線編 子部や映像信号配線端子部にコンタクトホールをあけた 後接合電極▲ 13 ▼を形成し静電気対策用保護トランジ スタを設置するには5回のホトマスク工程が必要とな る。つまりどの液晶モードを採用しても歩躍りをおとさ **す安定した生産をおこなうためには、従来のプロセスを** 採用していてはコストダウンに限界がある。

【0048】 手段1から9を用いることで、端子部のコンタクトホールをあける工程が必要なくなり大幅な工程の短額化が実現できる。しかも工程の短額化を実施しても従来と同様に静電気対策用保護トランジスタを基板上に形成できるので歩弩線を赵妥最悠限の面積に埋まずることでガラス基板におよばす成力を選少することができるのでパターンの変形も小さくなる。そのためにホトマスク間のミスアライメント量も減少するので、ミスアライメントが原因で生じる表示ムラが大幅に減少する。同様に対向基板であるカラーフィルター基板と連供トランジスタ基板との合書ミスアライメント量も減少するので、液晶セル工程での歩臂りも大幅に向上する。

【0049】 手段10を用いることでシール領域のセルギャップを均一化しやすくなるので液晶セル工程でのセルギャップ不良を低減できる。

【0050】 手段3から9までと、手段11から14までを用いることで、薄膜トランジスタ素子基板に静電気対策用保護トランジスタを形成でき、全工程をわずかホトマスク2回の工程で実現できる。この工程により従来よりも大幅に工程短額が可能になり、大幅なコストダウンと生産性効率向上が実現できる。生産工場のクリーンルーム面候も確少化できるし、高価な洗浄機とレジストコーターと現像装置と露光装置も従来の半分以下です

むので、初期の投資コストも大幅に確少できる。さらに保管用のクリーンストッカーなども必要なくなるので、大型基板へのゴミ付害も減少し歩智りも向上する。洗浄工程も対避するので純水の使用量も減少しランニングコストも大幅に減少する。安価な印刷カラーフィルターと組み合わせることで単純マトリックス液晶パネル(含エNモード)よりも生産コストの安いアクティブマトリックス液晶パネル(健電界液晶モード)を実現できる。これにより実達のエVもブラウン管(CRT)からアクィブマトリックス液晶パネルにおきかわることが可能となってくる。

【0051】 手段15を用いることでよりコンパクト な液晶パネルを作ることが可能となる。

【0052】 手段16,21を用いて従来のツイストネマティック液晶モードの液晶パネルをホトマスク4回の工程で作ることが可能となる。わずかだがコストダウンをはかることができる。

【0053】 手段17,18により、ゲート電極と画素電極(ドレイン電極)とがかさなり合う面接を結底よくコントロールできるようになるので、表示ムラが斡湃し歩替りが向上する。

【0054】 手段19,20,21により、薄膜トランジスタ素子基板に、飛電気対象用保護トランジスタを 影成でき、全工程をホトマスク工程3回で終了できる。 大幅なコストダウンと大幅な生産性効率向上が実現できる。さらにこの工程ではパッシベーション既は、有効画 面全域を接覆しておらずガラス基板に対して大きな応力 を与えることがない。そのたのガラス基板寸法変化が最 も少ないプロセスであり、液晶表示画面が超大型化した 時に液晶セル工程で、カラーフィルター基板と薄膜アク ティブマトリックス基板を合名する時に発生する合名ア ライメント設差を最少化できる。この工程ではゲート電 最と画素電極(ドレイン電極)のホトマスクアライメント設差も従来のものとかわらずプロセスの安定性も非常 に高いので表示ムラの発生も少なく高い歩管りを実現できる。

【0055】 手段22,23,24,25を用いることで薄膜トランジスタ素子基板に酵母気対策用保護トランジスタを形成でき、全工程をホトマスク工程3回から4回で終了できる。この工程では共通電極を最後に形成することもできプロセスの自由度が非常に大きい。パターン形成後の段差のギャップが一番小さくできるプロセスなので配線の断鎖が発生しにくく、さらに液晶セル工程での配向限形成後のラビング処理が非常にやりやすいため、最も歩管りを高くすることが可能である。

【0055】 手段26,27,28を用いることで淳 無トランジスタ素子基板に静電気対策用保護トランジス タを形成でき、全工程をホトマスク工程3回から4回で 体了できる。この工程では薄膜半導体層を500A程度 に非常に薄く形成でき、n+層はチャネル部分に残らな いのでドライエッチング時の基板全面の均一性の要求度がゆるくなる。エキシマレーザーと組み合わせてロロト y s i 淳 限トランジスタブロセスへの変更もたやすく可能である。 表面露光技術を用いることでセルフアライン技術の適用も可能であり超大面型液晶面面を実現できる

【0057】 手段29を用いることで超大型画面の場合、差板寸法変化によりミスアライメントが局部的に発生しても、ドレイン乗扱とゲート乗扱とが形成する容量には変化が生じないので、表示画面にムラが発生しない。

【0058】 手段32から35を用いることで、走査 線の抵抗を大幅にさげることができしかも共通電極の抵抗も大幅に低下させることができる。さらに画素内部の 液晶駆動電極と、液晶駆動電極と対向している画素共通 電極との電極限厚を薄くできるために、液晶セル工程の ラビング処理が非常にやりやすくなる。このためにラビ ング処理を放と均一性を非常に高めることができるので 信頼性と再現性の良いムラの無い画質を得ることができる。

【0059】 手段34,35,39を用いることで、ゲート絶縁度の堆積領域の境界部での膜はがれた防止できる。特にチタンや高融点金属のシリサイド化合物は、ガラス基板やブラズマCVD膜(シリコン酸化膜、シリコン変化膜)との授考力が非常に強く膜はがれが生じない。本発明において特にこの堆積領域の境界部での電極パターン形成後の膜はがれが一番大きな問題になり、利用できる金属の種類が限定されてくる。映像信号配線にアルミニウムやアルミニウム合金を用いることでも膜はがれが生じないがn+層との直接接合ができないため、アルミニウムとn+層のあいたに高融点金属層や、高融点金属シリサイド化合物層が必要となってくる。

【0060】 手段36によりゲート絶縁既の堆積範囲が映像信号配線端子や静電気対策用保護アクティブ衆子の領域まで拡大することで映像信号配換端子部とゲート 経縁膜の堆積領域境界での交差部がなくなるので電極はがれの不良が激減する。これにより大幅に歩留りが向上する。

【0051】 手段37によりガラス基板の寸法加工精度とゲート経験限の局部的部分への堆積位置の精度の誤差は十分に保証できる。P-CVD装置でのゲート経験関準税温度が300で付近なので装置の治工具の変形や熱膨張係数の差を考えると、この値は従来な値である。この値よりも小さくなると、走査執端子部全国にゲート経験膜が堆積したり、TABとの有効接合面積が小さくなったりするのでコンタクト不良が多発し、画像の構入ジムラが発生する。手段37を用いればコンタクト不良は発生しなくなり構入ジムラもなくなる。

[0062]

【実施制】(実施制1)図3,図50,図51,図5

2, 図53, 図54, 図55は、本発明の第1の実施例 の新面図と平面図である。走査線(ゲート電極)をバタ - ンニング後、ゲート発縁棋とアモルファスシリコン 手導体膜とn + アモルファスシリコン膜を局所的に 部分堆積している。堆積後、走査線の端子部は、金属 電極が露出している。それから映像信号配線と液晶矩 動電極▲17▼と走査線端子部接合金属電極▲19▼を 同時に形成するために金属族をスパッタリング方式で推 継する。手段11と手段13で記載した方法図30を用 いて1回のホトマスク工程だけで強膜トランジスタ素子 のチャネル部を形成し、チャネル部の余分な金属獣とn + 層を除去している。 このプロセスで使用するホトマス クは図27や図28にあるようには過光量が3段類以上 に変化している。ホトマスクのトランジスタ妻子のチャ ネル部の断面図が図25と図26である。このホトマス **うを利用してボジレジストを露光現像したものの断面図** が図29である。 薄膜半導体で使用する露光装置の解像 カは最高 2~ 3 u m程度なので図2 5。図 2 7 のような タイプのホトマスクを作る場合解像力の1/10から1 / 5程度のパターンを用いて平均透過光量を調整する。 装備0. 2~0. 5 µ m程度でスペース億0. 5~1 µ m程度で半透過光量領域▲23▼を形成する。図26。 図28のようなタイプのホトマスクを作る場合、半速過 光量領域▲24▼の膜としてシリコン室化膜を利用する ことができる。シリコンと変素の成分比率を変化させる ことで自由にUV光の透過量を調整できる。図29にあ るように未露光部のボジレジスト秩厚▲30▼は1.2 ~ 2、 Op m程度であり、半速過光量領域の露光領域の ボジレジスト膜厚▲3 1▼は 0、05~0、2 μm付近 を使用する。n+層の上の金属層はウェットエッチング で加工して必要な部分に金属層を残す。次に希フッ硝酸 でn+層とノンドーブ半導体層をウェットエッチングし ても良いし、ドライエッチングで n + 層とノンドープ半。 **導体層を除去しても良い。それから薄膜トランジスタの** チャネル部分の半透過光量領域▲24▼の薄く残ったポ ジレジストをプラズマ・アッシング処理により除去す る。チャネル部の金属層とn+層を前と同じウェットエ ッチングとドライエッチングにより除去する。 最後にパ ッシペーション膜 を局所的に部分堆積 してアクティブ素 子差板が完成する。 ホトマスクプロセスは、全工程で2 昼だけである。

【0063】(実施例2)図6は、本発明の第2の実施例の新面図である。実施例1の最後のパッシベーション 駅を基切全体に推移した後、走査執端干部のコンタクト ホールをあける製造方法を採用している。ホトマスクプ ロセスは全工程で3回だけである。

【0064】 (実施例3) 図4は本発明の第3の実施例の が面図である。実施例1では、走査線と共通電極▲ 18▼を同一金属材料を用いて、1回のホトマスク工程 で同時に形成していたが、実施例3では、共通電極を一 番給のに形成してから走査線下地絶解限▲20▼を局部的に堆積している。ホトマスクブロセスは全工程で3回となる。共通電極▲18▼と走査線のパターン不良によるショートが撤減するので大幅に歩留りが向上する。【0055】(実施例4)図5は、本発明の第4の実施例の断面図である。実施例3と同様に走査線と共通電極▲18▼を同時形成せずに、一番はじのに走査線を形成してからプロセスの一番最後に共通電極▲18▼を形成している。ホトマスクブロセスは全工程で3回となる。共通電極▲18▼と走査線のパターン不良によるショートが撤減するので大幅に歩留りが向上する。実施例3と同様に共通電係の材質を自由に選択できるのでプロセスの自由度が反がる。

【0066】 (実施例5) 図7は、本発明の第5の実施例の新面図である。実施例1から4までは横電界方式の液晶表示モードであるが、実施例5は、縦電界方式の液晶表示モード(TN方式、重直配向方式、強誘電方式、反強誘電方式)に適用できる。映像信号配額とドレイン電極を形成してパッシベーション膜を堆積してから、ドレイン電極の上のパッシベーション膜をコンタクトホール▲10▼の充をあけて除去する。最後に透明画素電極▲14▼を形成する。ホトマスクプロセスは全工程で4回となる。

【0067】 (実施例6) 図56, 図57, 図58, 図59, 図60, 図61は、本発明の第6の実施例の平面図である。 野面図は図3, 図6と同じものである。 実施例1から5と異なるのは、図30にあるプロセスを使用しない点です。 映像信号配換と液晶軽動電極▲17▼と走査镍塩子部接合金属▲19▼を同時に形成するために金属跌を堆積してからパターンニングをした後、 淳昳トランジスタ素子のチャネル部領域に残された金属限と n+層を除去します。これとは逆に金属限を堆積してから、 淳昳トランジスタ素子のチャネル部領域の金属限と n+層を除去し、その後映像信号配換と液晶駆動・電極と走査線塩子部接合金属をパターンニングする方法でも可能です。

【0068】(実施例7)図8,図68,図69,図70,図71,図72,図73は、本発明の第7の実施例の断面図と平面図である。走査費をパターンニング後、ゲート能録度とアモルファスシリコン半季体膜と n+アモルファスシリコン関を図92,図9にあるように局所的に部分堆接する。堆積後走査費の端子部は金属電極が露出している。次に映像信号配線と液晶壁動電極▼17▼を同時に形成するために金属膜をスパッタリング方式を用いて堆積する。金属膜をウェットエッチングやドライエッチングを用いてパターンニング加工した後金属膜がなくなった部分のn+層も同様にウェットエッチングやドライエッチングを用いて除去する。それから基版全面にパッシベーション関を堆積して、変膜トランジスタ素子のチャネル部と映像信号配算

と液晶駆動電優を分離させるために余分な領域のバッシ ベーション既とアモルファスシリコン半導体膜を除去する。ホトマスクプロセスは全工程で3同ですみます。

【0069】(実施例8) 図9は、本発明の第8の実施 関の断面図である。ゲート絶縁膜を図92。図93にあるように局所的に部分維接した後、アモルファスシリコン 半導体関とn+アモルファスシリコン関は、基板全面に推接する。次に映像信号配義と液晶駆動電極を形成した後、バッシベーション関を基板全面に推接する。それから薄膜トランジスタ素子のチャネル部と映像信号配線と液晶駆動電極を分離させるために、余分な領域のバッシベーション関とアモルファスシリコン半導体膜を除去する。この時同時に走査線の端子部電極を被覆している余分な、バッシベーション関とアモルファスシリコン半導体膜も除去する。パッシベーション関とアモルファスシリコン半導体膜も除去する。パッシベーション関とアモルファスシリコン半導体膜も除去する。パッシベーション関は全面地様でなく場所的部分堆積でも良い。

【0070】(実施例9)図11は、本発明の第9の実施例の断面図である。実施例3と同様に共道電極を一番はじめに形成してから走査線下地絶縁膜▲20▼を局部的に堆積している。その後のプロセスは実施例7とまったく同じものである。ホトマスクプロセスは全工程で4回となるが、共通電極▲18▼と走査線のパターン不良によるショートが激減するので大幅に歩智りが向上する。

【0071】 (実施例10)図12は、本発明の第10 の実施例の断面図である。実施例4と同様に共通電極を一番最後に形成している。実施例4と異なりパッシベーション既は有効画素領域全面に接覆されていないのでアモルファスシリコン層の加工断面が露出している。このため露出しているアモルファスシリコン層の側面をアッシング処理などにより酸化して絶縁膜化するプロセスが必要となる。

【0072】(実施例11)図10,図74,図75, 図76, 図77, 図78, 図79は、本発明の第11の 実施例の断面図と平面図である。本実施例は縦電界方式 の液晶表示モード(TN方式、垂直配向方式、強弱電方 式、反強誘電方式) に適用する。まずはじめに走査線 をパターンニングしてから、ゲート絶縁膜とアモルフ ァスシリコン体導体膜と n + アモルファスシリコン膜 を図92、図93にあるように局所的に部分堆積す る。次に金属既を全面に堆積し、映像信号配線とドレ イン電極をバターンニングする。金属膜のなくなった。 領域のn + アモルファスシリコン膜を除去した後基板全 面にパッジペーション脚を堆積する。次に強脚トランジ スタ素子のチャネル部と映像信号配線とドレイン電極と を分離させるために余分な領域のバッシベーション膜と アモルファスシリコン半導体膜を除去する。この時、同 時にドレイン電極上の余分なパッシベーション膜と、走 査験の端子部電極上の余分なパッシベーション膜と、映 豫信号配線の端子部電極上の余分なパッシベーション膜

を除去する。最後に透明画素電優▲14▼を形成する。ホトマスク工程は全工程で4回である。実施例8にあるように、アモルファスシリコン半導体限とn+アモルファスシリコン限を登板全面に堆積する方法も可能である。

【0073】(実施別12)図13,図64,図65, 図55, 図57, 図97, 図100, 図101は、第1 2の実施例の断面図と平面図である。 走査線をパターン ニング後、ゲート路縁期と、アモルファスシリコン手 筝体膜とn+アモルファスシリコン膜を図92,図 93にあるように島所的に部分堆積する。次に金属財を 基板全面に堆積し、映像信号配線と液晶驱動電機とをパ ターンニングする。金属のない部分のn+層とアモルフ ァスシリコン層を除去してから、透明導電膜やチタン系 の金属膜を基板全面に堆積する。次に映像信号配線と液 晶駆動電極とを電気的に分離するために薄膜トランジス タ素子のチャネル部分の金属層とn+層アモルファスシ リコン層を除去する。最後に局部的にパッシペーション 膜を堆積する。図97、図100、図101は映像信号 配線とドレイン電極を形成してから透明導電膜やチタン 系金属膜または高融点金属のシリサイド化合物を基板金 面に堆積して映像信号配換と液晶駆動電極をパターンニ ングする。 それからチャネル部分のよぶんな金属屋と6 + 層を除去してから、局部的にバッシベーション膜を堆 様する

【0074】 (実施例13) 図14は、本発明の第13 の実施例の断面図である。実施例12とバッシベーショ ン膜を準候するまでは、まったく同じである。実施例1 3ではパッシベーション膜を基板全面に堆積してから、 走空線端子部と、映像信号配線端子部にコンタクトホー ル▲11▼を形成し端子部の上に堆積されたよぶんなパッシベーション膜を除去している。

【0075】【実施例14】図98は、本発明の第14の実施例の断面図である。実施例4と同様に走査線と、共通電極▲18▼を同時に形成セず、一番はじめに走査線を形成してから、プロセスの一番最後に共通電極▲18▼を形成している。ホトマスクプロセスは全工程で4回である。

【0076】 (実施例15) 図99は、本発明の第15の実施例の断面図である。実施例3と同様に走査線と 共通電極▲18▼を同時形成せずに、共通電極▲18▼ を一番はじめに形成してから走査配線下地絶縁概▲20 ▼を局部的に堆積している。ホトマスクプロセスは、全工程で4回である。

【0077.】(実施例16)図15、図62、図63、図64、図65、図66、図66、図67は、本発明の第16の 実施例の断面図と平面図である。走査線をパターンニング後、ゲート絶縁膜とアモルファスシリコン半導体膜とn+アモルファスシリコン酸を図92、図93にあるように局所的に推接する。次に金属膜を基板全面に 準核し、映像信号配線とドレイン電極を形成する。それから透明楽電牒を基板全面に準核して映像信号配線と透明画素電極▲14▼をバターンニングする。次な薄膜トランジスタのチャネル部分のよぶんな金属層とn+層を除去する。最後に局部的にパッシベーション膜を堆積する。本実施例は縦電界方式の液晶表示モード(TN方式、更直配向方式、強誘電液晶方式、反強誘電液晶方式)に適用される。ホトマスクプロセスは全工程で3回である。

【0078】 (実施例17) 図16, 図106, 図10 7, 図82, 図83, 図84 図85は、本発明の第1 7 の実施例の断面図と平面図である。 走査線をパターン ニング後、ゲート絶縁膜とアモルファスシリコン半導 体膜とn + アモルファスシリコン膜を図92,図9 3にあるように局所的に部分堆積する。次にアモルファ スシリコン供をバターンニングしてトランジスタのチャ ネル部分を形成する。その後金属膜を基板全面に堆積し でから映像信号配線と液晶駆動電極▲17▼をパター ンニングする。トランジスタのチャネル部分のn+層を 除去してから最後に局部的にパッシベーション膜を堆積 する。図16の場合、図106、図107の液晶駆動電 極▲17▼の下部には、アモルファスシリコン層は存在 していない。図102,図80,図81は、液晶駆動電 覆▲17▼の下部にアモルファスシリコン層が存在して いるが、まったく同じプロセスで作ることができる。ホ トマスクプロセスは全工程で3回である

【0079】(実施例18)図17,図105は、本発明の第18の実施例の新聞図である。実施例17と、パッシベーション膜を堆積するまでは、まったく同じである。実施例18では、パッシベーション概を基板全面に堆積してから、走査積端子部と映像信号配額端子部にコンタクトホール▲11▼を形成し、端子部の上に堆積されたよぶんなパッシベーション供を除去している。ホトマスクブロセスは、全工程で4回である。

【0080】(実施例19)図18,図103は、本発明の第19の実施例の断面図である。実施例3と同様に走登場と共通電極▲18▼を同時形成せずに、共通電極▲18▼を一番はじめに形成してから走登配線下地路線数▲20▼を局部的に堆積している。残りのプロセスは実施例18と同じである。ホトマスク工程は全工程で4回である。図180場合、液晶駆動電極▲17▼の下等には、アモルファスシリコン層は存在していないが、図103の場合には、液晶駆動電極▲17▼の下部には、アモルファスシリコン層が存在している。図18と図103とは、まったく同じプロセスで作ることができる。

【0081】 (実施例20) 図19, 図104は、本発明の第20の実施例の断面図である。実施例4と同様に 建査袋と共通電極▲18▼を同時形成せずに、一番は じめに走査袋を形成してから、プロセスの一番最後に 共通電極▲18▼を形成している。ホトマスク工程は全工程で4回である。図19の場合、液晶駆動電極▲17▼の下部には、アモルファスシリコン層は存在していないが、図104の場合には、液晶駆動電極▲17▼の下部には、アモルファスシリコン層が存在している。図19と図104とは、まったく同じプロセスで作ることができる。

【0082】 (実施例21) 図20, 図85, 図87, 図88, 図89, 図90, 図91は、本発明の第21の 実施例の断面図と平面図である。走査線をバターンニ ング後、ゲート発尿膜とアモルファスシリコン半導体 膜とエッチングストッパー膜▲21▼を、図92、図 93にあるように局所的に部分堆積する。堆積後、走査 線の端子部は、金属電極が露出している。次に図8 5,図87の平面図にあるように走査線(ゲート電極) の内側の部分にトランジスタのチャネル部を形成するた めの領域だけにエッチングストッパー膜▲21▼を残こ し、他の領域は、有効画素領域周辺半導体層▲59▼以 外のエッチングストッパー膜は、すべて除去する。その 次にオーミックコンタクトをとるためにn+アモルファ スシリコン層または、n+マイクロクリスタルシリコン 層を局部的に堆積する。イオンシャワードーピングやイ オンインプランテーションを有効画素領域と静電気対策 用保護トランジスタ領域のみに実施することでもオーミ ックコンタクトを得ることは可能である。その後、映像 信号配線と液晶駆動電極を形成するためには金属膜を基 板全面に堆積しする。映像信号配線と液晶駆動電極▲ 1.7▼をパターンニングしてから、よぶんなn +層とア モルファスシリコン層を除去する。最後にバッシベーシ ョン膜を局部的に堆積する。本工程では、最後のパッシ ペーション膜は絶対に必要というわけではない。 パッシ ベーション工程を省略しても良い。 ホトマスクプロセス は全工程で3回である。

【0083】 (実施例22) 図21は、本発明の第22の実施例の断面図である。実施例21と、パッシベーション供を堆検するまでは、まったく同じである。実施例22では、パッシベーション供を基板全面に堆積してから走査線場子部と映像信号配線場子部にコンタクトホール▲11▼を形成し、場子部の上に堆積されたよぶんなパッシベーション供を除去している。ホトマスクブロセスは、全工程で4回である。

【0084】【実施例23】図22は、本発明の第23の実施例の斯面図である。実施例3と同様に、走査線と共通電極▲18▼を同時形成せずに共通電極▲18▼を一番はじめに形成してから、走査鎮下地路縁阱▲20▼を局部的に堆積している。残りのプロセスは実施例21と同じである。ホトマスク工程は全工程で4回である。

[0085] (実施例24) 図23は、本発明の第24 の実施例の新面図である。実施例4と同様に、走査線 と共通電任▲18▼を同時形成せずに、一番はじめに走 安珠を形成してから、プロセスの一番最後に共通電極 ▲18▼を形成している。ホトマスク工程は全工程で4 回である。

【0085】(実施例25)図24は、本発明の第25の実施例の断面図である。実施例25は、隆電界方式の液晶表示モード(TN方式、重直配向方式、強誘電液晶方式、反強誘電液晶方式)に適用できる。 映像信号配線とドレイン電極を形成した後、透明基電線を基板全面に増積して、透明画素電極▲14▼を形成する。その後局部的にバッシペーション限を堆積する。ホトマスク工程は全工程で4回である。

【0087】 【実施例26】図31,図32,図33,図34は、本発明の第25の実施例の平面図である。表示 1 画素につき、漆限トランジスタのゲート電極が2 個平列に形成されており、漆膜トランジスタのチャネル領域も2個平列に形成されている。ドレイン電極は1本にまとのられ液晶駆動電極につながっている。図3,図8,図13,図16,図20のタイプの塗膜トランジスタ素子に適用することができる。この構造によりゲート電極とドレイン電極のミスアライメントが発生しても、ドレイン電極の容量変化はほとんど生じない。

【0088】(実施例27)図25,図25,図27, 図28,図29,図30は、本発明の第27の実施例の 断面図と平面図である。図25は、半透過領域をホトマ スクの金属材料のみで作る場合の実施例である。トラン ジスタのチャネル領域に適用した場合のホトマスクの実 施例である。チャネル領域のUV光線の透過光重を均っ にコントロールできるバターンであればどんなバターン でも良い。図26は、UV光を必要な動だけ均一に吸収 できる半迭過膜▲24▼を堆積したホトマスクの断面図 である。半透過膜の材質としてプラズマCVD装置で堆 枝可能な空化関が適している。SIH4(シラン)とN 2 (窒素ガス) とNH3 (アンモニアガス) の退合比を 変化させることでリン光の吸収量を自由に均っにコント ロールできる。長時間UVを照射してもUV吸収量の変 化しない秩であれば使用可能である。図28は、トラン ジスタのチャネル領域にロV吸収膜を適用した場合のホ トマスクの実施例である。図29は、図25、図26の 構造のホトマスクを利用してポジレジストを露光現像し た場合のポジレジストの断面図である。 半速過光量を調 整することで半露光領域と、無露光領域のボジレジスの **秩序を自由にコントロールできる。図30は本発明のホ** トマスクプロセスを用いて薄膜トランジスタ素子を形成 する時のプロセスフローである。

【0089】(実施例28)図35、図35、図37、図38は、本発明の第28の実施例の断面図と平面図である。図35にあるように、走査線はできるだけ抵抗を低下させるためにアルミニウム系や卸系の材量を用いる。共通電極のうち液晶駆動電極と対向する画素共通電

極▲3.6▼は、抵抗が高くても問題はない。ラビング処 理のことを考えると、舊素共通電極と液晶駆動電極の膜 厚は可能なか ぎり痒い方が良い。 アルミニウム系の場合 には、アルミニウムのヒロック発生防止のためにキャッ プ金属を用い、銅系の場合には、ガラス基板との接着力 向上のために下地金属としてチタン系やタンタル系、ク ロム系の金属または高融点金属のシリサイド化合物が用 いられ、酸化助止のためにキャップ金属も必ず必要とな る。アルミニウム系、銅系ともにキャップ金属には、高 融点金属系が高融点金属のシリサイド化合物を用いる。 断面図36、図37、図38を見てわかるように液晶脈 動電極と対向 している画素共通電極は、走査線よりも膜 厚が深い方がラビング処理時のラビング密度が高くなり 液晶分子の配向力が強くなる。画素共通電極の秩序が厚 くなるとラビング布の毛先の運動が回転方向に平行に直 森状に運動しなくなり液晶の分子の配向方向がみだれて しまい液晶分子の配向性の安定が低下してしまう。

【0090】(実施例29】図39、図40、図41、図42は、本発明の第29の実施例の断面図と平面図である。図39は映像信号配換とドレイン電極の平面図で、ドレイン電極の断面図が図40、図41、図42である。ゲート絶縁既やアモルファスシリコン半準体限やパッシペーション映の堆積積短の境界を映像信号配換がよこぎる時、下地膜の熱膨張係数の差と、接来力の差から堆積積短境界で映像信号配線が断線したり戻はがれしたりする不良が発生する。本発明のように下地映像信号配線にチタン系の金属か、クロム系の金属または、高融点金属のシリサイド化合物を用いることで上記の断線、限はがれば激減する。

【0091】(実施例30) 図43, 図44, 図45 は、本発明の第30の実施例の平面図である。ゲート絶 縁期の堆積領域よりもパッシベーション駅の堆積領域の 方が広い。静電気対策用の保護アクティブ素子▲55▼ は、有効画素の2辺以上に形成されており、共通電極と 映像信号配線の接合領域と、共通電極と走査線の接合領 塩はゲート絶縁膜の堆積領域外に存在しており、静電気 対策用の保護アクティブ素子と上記接合領域はすべて完 全にパッシベーション際により被覆されている。 図4 3, 図45にあるように、映像信号配線の端子部の下ま でゲート絶縁膜が堆積されている場合映像信号配線の断 **森は激滅する。走査線の編子部末端からゲート延縁膜の** 堆積境界までの距離▲ B▼ と、走査線の端子部末端から パッシペーション膜の堆積境界までの距離▲A▼は、そ れぞれ2mm以上が必要である。同様にゲート絶縁期の 堆積境界から静電気対策用保護アクティブ素子の接合端 子部の末端までの距離も2mm以上必要となる。2mm 以下の場合、ゲート絶縁既が走査線の端子部全体を被覆 してしまう可能性が高くなりコンタクト不良が多発す

[0092] (実施例31) 図46, 図47は、本発明

の第31の実施例の平面図である。2枚の基板をはり合わせるシールラインが、局部的に準続されたゲート絶縁 関の周辺境界上が、または、ゲート絶縁関の準候領域外 でなおかつパッシベーション関準統領域内に存在している。

【0093】【実施制32】図94,図95は、本発明の第32の実施例の平面図である。図94は走査機用のホトマスクであり映像信号配換と走査機が交差する位置に半透過度が設置されている。図95は、摩联トランジスク素子のチャネル領域を形成するためのホトマスクである。液晶駆動電極や透明画素電極と交差する部分に半透過度が設置されている。このホトマスクを利用してボジレジストを露光すると半透過度の設置された部分のボジレジスト観摩が薄くなり、ドライエッチングするとき、超テーパー加工が可能となる。これにより断線が対対する。半透過限のかわりに図25のようなホトマスクを用いても同様な効果がある。共通電極と映像信号配線の交差部にも本発明を適用できる。

【0094】(実施例33)図96は、本発明の第33の実施例の平面図である。走査線と交差している共通電極と、映像信号配線と交差している共通電極とを接続する部分が、局所的に準核されたゲート発録期の領域外に存在している。

[0095]

【発明の効果】 本発明によればアクティブ素子基板の 全工程でホトマスク工程の回数を2回から3回程度まで 大幅に低減可能となる。 これによりクリーンルームの面 **枝を退少でき、露光装置や洗浄装置、レジスト関連装置** やクリーン保管庫の数を大幅に低速できる。初期投資の 金額を大幅に低減できるのと工場のランニングコストも 大幅に抵減できる。さらに工程が投降できるので品質管 理もしやすく歩留りを向上しやすくなる。生産効率も大 幅に向上するので液晶表示パネルの価格を安くすること が可能となる。一番堆積膜厚の厚いゲート絶縁膜を局所 的な部分堆積することで、ガラス萎板に発生する応力が 均一化する。そのためにガラス基板の切断後に異常な寸 法変化も生じにくくなり、カラーフィルター基板と意思 トランジスタ基板の合着アライメント誤差も減少する。 本発明のトランジスタ構造、静電気対策用保護トランジ スタを用いることでホトマスク間のミスアライメントが 発生しても表示ムラの発生しない、静電気に対して強い 液晶パネルを製造することが可能となる。本発明の共通 **電極構造を用いることでラビング処理が大幅に低下し、** 映像信号配換の断線も激減する。 走登配線に銅を用いる ことで40インチの大画面液晶パネルも実現可能であ る。映像信号配線の下地にチタン系の金属や高融点金属 のシリサイド化合物を用いることで麒はがれがなくな る。超大型化しても歩留りは低下しない。 【図面の簡単な説明】

【図1】 従来の縦電界方式薄限半導体基版の単位画素

の新面図

【図2】 従来の機電界方式達联半導体基板の単位画素 の断面図

【図3】 本発明の横電界方式薄膜半導体基板の単位画 素の断面図

【図4】 本発明の横電界方式薄膜半導体基板の単位画 乗の断面図

【図5】 本発明の横電界方式連膜半導体基板の単位画 表の断面図

【図6】 本発明の構電界方式連膜半導体基板の単位画 乗の断面図

【図7】 本発明の鍵電界方式薄膜半導体基板の単位画 素の断面図

[図8] 本発明の横電界方式達製半導体基板の単位画 素の断面図

【図9】 本発明の横電界方式薄膜半導体基板の単位画 素の断面図

【図10】 本発明の縦電界方式薄膜半導体基板の単位 画衆の断面図

【図 1 1】 本発明の構電界方式薄膜半導体基板の単位 画素の断面図

【図12】 本発明の積電界方式薄膜半導体基板の単位 画素の断面図

[図13] 本契明の機電界方式連携半導体基板の単位 画素の断面図

【図14】 本発明の情電界方式薄膜半導体基板の単位 画素の断面図

[図15] 本発明の縦電界方式薄膜半導体基板の単位 画金の新面図

【図 1 6】 本発明の構電界方式薄膜半導体基板の単位 画素の新面図

【図17】 本発明の機電界方式薄膜半導体基級の単位 高去の断面図

【図 1 8】 本発明の機電界方式薄膜半導体基板の単位 商主の断面図

【図19】 本発明の機電界方式薄膜半導体基板の単位 画表の断面図

【図20】 本発明の機電界方式薄膜半導体基板の単位 画素の断面図

【図21】 本発明の積電界方式薄膜半導体基板の単位 画素の新面図

[図22] 本発明の横電界方式薄膜半導体基板の単位 画素の新面図

【図23】 本発明の積電界方式薄膜半導体基板の単位 画素の断面図

【図24】 本発明の縦電界方式薄膜半導体基板の単位 画素の断面図

【図25】 本発明の透過光量調整ホトマスクの断面図

【図26】 本発明の透過光量調整ホトマスクの断面図

【図27】 本発明の透過光量調整ホトマスクの平面図

[28]	本発明の透過光重調整ホトマスクの平面図	3	
(図291	本発明の透過光量調整ホトマスクを用いて	(263)	本発明の従電界方式薄膜半導体素子の平面
	処理したポジレジストの断面図	8	
[図30]	本発明の透過光量調整ホトマスクを用いた	[⊠64]	本発明の静電気対策用保護トランジスタ素
療膜トラン	ジスタ素子のプロセスフロー	子の平面図	
[図31]	本発明の薄膜トランジスタ素子の平面図	(⊠65)	本発明の静電気対策用保護トランジスタ素
[図32]	本発明の薄膜トランジスタ素子の平面図	子の平面図	
[233]	本発明の強限トランジスタ素子の平面図	(266)	本発明の静電気対策用保護トランジスタ素
[図34]	本発明の渡期トランジスタ集子の平面図	子の平面図	
[図35]	本発明の走査電極と共通電極の平面図	【図57】	本発明の静電気対策用保護トランジスタ素
[236]	本発明の走査電極と共通電極の断面図	子の平面図	
[図37]	本発明の走査電機と共通電極の断面図	[258]	本発明の機電界方式渡膜半導体素子の平面
[图38]	本発明の走査電極と共通電極の断面図	図	
[図39]	本発明の映像信号配線とドレイン電極の平	[図69]	本発明の機電界方式薄膜半導体素子の平面
00 ≥		3	
[四40]	本発明の映像信号配線の断面図	【図70】	本発明の静電気対策用保護トランジスタ素
[☑41]	本発明の映像信号配線の断面図	子の平面図	•
[図42]	本発明の映像信号配線の断面図	【図71】	本発明の静電気対策用保護トランジスタ素
[図43]	本発明の薄膜半導体基板の平面図	子の平面図	
[图44]	本発明の薄膜半導体基板の平面図	[图72]	本発明の静電気対策用保護トランジスタ衆
[図45]	本発明の薄膜半導体基板の平面図	子の平面図	
[図46]	本発明のシールラインの配置平面図	[図73]	本発明の静電気対策用保護トランジスタ素
[図47]	本発明のシールラインの配置平面図	子の平面図	
[248]	本発明で利用した静電気対策用保護回路図	【図74】	本発明の能電界方式薄膜半迭体素子の平面
[図49]	本発明で利用した静電気対策用保護回路図	2	
(図50)	本発明の機電界方式薄膜半導体素子の平面	【図75】	本発明の厳電界方式薄膜半導体素子の平面
₩.		☑	
[図51]	本発明の機電界方式溶膜半導体素子の平面	【図7 5】	本発明の静電気対策用保護トランジスタ素
፟		子の平面図	
[劉52]	本発明の静電気対策用保護トランジスタ素	【図77】	本発明の静電気対策用保護トランジスタ素
子の平面図		子の平面図	上9900 本位等在以外里均能上 25.05 电台曲
[图53]	本発明の静電気対策用保護トランジスタ素	【図78】	本発明の静電気対策用保護トランジスタ素
子の平面図		子の平面図	上veng Asaエラは集命が強しこうがった事
[254]	本発明の静電気対策用保護トランジスタ素	(⊠79) Za∓#	本発明の静電気対策用保護トランジスタ素
子の平面図		子の平面図	
(図55)	本発明の静電気対策用保護トランジスタ素	(380) 2	本発明の情電界方式速脚半導体素子の平面
子の平面図		-	本発明の検電界方式達膜半導体素子の平面
(Ø56) _	本発明の横電界方式漆製半導体素子の平面	[281]	本完切の何根外方式は 終十分 の条子の十四
⊠ 		® (⊠82)	本発明の静電気対策用保護トランジスタ素
[図57]	本発明の機電界方式溶膜半導体素子の平面	子の平面図	40 光明の射電気対象用は低に ブブブハス米
⊠ (©50)	本発明の静電気対象用保護トランジスタ素	T07-M⊠	本発明の静電気対策用保護トランジスタ業
(図58)	本元明の辞世気対策用は設トラフンスタ来	子の平面図	4 SEALONIL SEAN WILLIAM L. D. D. D. V. V. W.
子の平面図	本業明の静電気対策用保護トランジスタ素	[図84]	本発明の静電気対策阻保護トランジスタ素
【図59】 子の平面図	本先明の肝电気対象用は設トラフラスス条	子の平面図	4070-710701 - GX17-1 M.III INDEX 7 7 7 1 1 7 M
	本発明の静電気対策用保護トランジスタ素	(B85)	本発明の静電気対策用保護トランジスタ素
【図50】 その変形的	平元417月日の西東西は近日ファンススポー	子の平面図	THE PARTY CONTRACTOR OF THE PARTY OF THE PAR
子の平面図 【図 5 1】	本発明の静電気対策用保護トランジスタ素	TOTUS (285)	本発明の積電界方式薄膜半導体索子の平面
子の手面図	本方とことには大学を表現を表してアングンが来	[250] 国	THE PARTY STATES OF STREETS STATES AND STATE
于の予加図 【図62】	本発明の鍵電界方式液膜半導体素子の平面	图 [图87]	本発明の機電界方式薄膜半導体素子の平面
			THE PERSON OF TH

1 1 ……走査線編子部コンタクトホール 1 2……映像信号配線コンタクトホール 【図88】 本発明の静電気対策用保護トランジスタ素 1 3……走查镇端子部駆動! C接合電極(透明電極) 子の平面図 14……画素電極 (透明電極) 【図89】 本発明の静電気対策用保護トランジスタ素 15……映像信号配镍端子部驱動! C接合电極(透明电 子の平面図 【図90】 本発明の静電気対策用保護トランジスタ素 1.6……パッシベーション膜 子の平面図 17……描電界方式液晶驱動電極(画素電極) 【図91】 本発明の静電気対策用保護トランジスタ素 18……横電界方式共通電接 子の平面図 1 9……走查镇端子部駆動! C接合電極(金属電極) 【図92】 本発明のゲート絶縁膜局所堆積積度の平面 20……走查算下地絕緣睽 **3** 21……エッチングストッパー路縁睽 【図93】 本発明のゲート絶縁联局所堆積領域の平面 22……ホトマスク用石英ガラス荃板 図 【図94】 本発明の通過光量調整ホトマスクの平面図 23……半透過ホトマスク領域 2 4……半透過膜領域 【図95】 本発明の透過光量調整ホトマスクの平面図 【図96】 本発明の横電界方式薄膜半導体基板の平面 25……ホトマスク金属 (CrまたはMo) 2.5……映像信号配線ホトマスク完全遮断領域 27……ドレイン電極ホトマスク完全遮断領域 【図97】 本発明の横電界方式薄膜半導体基板の単位 28……トランジスタ・チャネル部半透過領域 商素の断面図 29……トランジスタ・チャネル部半透過限 【図98】 本発明の横電界方式薄膜半導体基板の単位 3ロ……ポジレジストロV露光完全遮断領域の現像後の 画業の断面図 【図99】 本発明の横電界方式溶膜半導体基板の単位 踑厚 3 1……ポジレジストロソ露光半透過領域の現像後の膜 画表の断面図 耳 【図100】 本発明の横電界方式溶膜半導体表子の平 32……ポジレジスト 面図 33……第1層走査線(アルミニウムまたはアルミニウ 【図101】 本発明の機電界方式薄膜半導体素子の平 面倒 3 4……第 2層走査鎮(キャップ電極) 【図102】 本発明の機範界方式達膜半導体基板の単 35……第1層共通電極(アルミニウムまたはアルミニ 位画表の断面図 【図103】 本発明の構電界方式薄膜半導体基板の単 ・ウム合金) 3 6 … …第 2 層共通電極 (画素共通電極) 位画表の断面図 3 7 … …第 2 層下部走査鎮 【図104】 本発明の構電界方式薄膜半導体基板の単 38……第2層上部走査線 位画素の断面図 3 9……第 2層下部共通電極(画衆共通電極) 【図105】 本発明の機電界方式電膜半導体基板の単 40……第2層上部共通電極(画素共通電極) 位画素の断面図 【図106】 本発明の横電界方式強敗半導体素子の平 4 1 ……下地走査袋 4 2……銅または銅合金走査線 面図 【図107】 本発明の機電界方式薄膜半導体素子の平 43……キャップゲート電極 4 4……釘または釘合金共通電極 面図 [符号の説明] 45……下地共调電極 46……キャップ共通電極(画素共通電極) 1 ……ガラス萎板 2……走査鎮 (ゲート電極) 4 7 … …走査算と共通電極の切断位置 48……映像配線の切断位置 3 ……走查錄端子部 4.9……下地映像信号配線 4……ゲート絶縁膜 5 0……低抵抗映像信号配换 5……薄膜半導体層(ノンドーブ層) 51……キャップ映像信号配線 6 ····· リンをドーブしたn + 半導体層 52……エッチングストッパー映像信号配線 フ……映像信号配線 53……ゲート絶縁膜局所堆積領地 8……ドレイン電径 54……パッシベーション膜局所堆積領域 9 ……映像信号配鎮端子部 55……静電気対策用保護アクティブ素子 10……画素電極コンタクトホール

5 5 ……有効画素領域周辺共通電極

5 7 ……液晶セルシールライン

58……薄膜トランジスタチャネル部エッチング領域

5 9 ……有効画素領域周辺半導体層

A……ゲート絶縁膜堆積境界から走査鎮端子部末端まで

の距離


B…… パッシベーション棋権経境界から走査線端子部末 端までの距離

C……ゲート結縁膜堆核境界から静電気対策用保護アク


ティブ素子の接合端子部末端までの距離

5 0 ……共通電極端子部


[図1]




[図2]




[図3]




[24]







[図6]



【図7】





[28]





[29]































(図97)




(3 e)




(299)




[Z] 1 O O]




[図101]




[図107]





E 103]



[2] 104]





図105]



フロントページの続き

F 夕一 人(参考) 24092 GA12 GA17 JA24 JA28 JA36 KA04 KA10 KB24 MA08 MA13 MA27 MA30 MA41 NA14 NA27 NA29 QA07 QA13 QA14 QA18 SC094 AA03 AA12 AA14 AA43 AA44 BA03 BA43 CA19 DA15 EA04 GB01 SF110 AA16 AA22 AA26 BB01 CC07 D002 EE23 GG02 GG15 HK02 HK09 HK16 HK33 HL03 HL04 HL05 HM19 NM02